PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08062577 A

(43) Date of publication of application: 08.03.96

(51) Int. Cl G02F 1/133

(21) Application number: 06198178

(22) Date of filing: 23.08.94

(71) Applicant:

HITACHI LTD

(72) Inventor:

SATO HIDEO

NAGATA TETSUYA HOSHINO MINORU

YAMAMOTO TSUNENORI

HIROTA SHOICHI

(54) LIQUID CRYSTAL LIGHT VALVE AND PROJECTION DISPLAY USING IT


(57) Abstract:

PURPOSE: To provide a liquid crystal light valve for projection display with high quality and high reliability by eliminating the impression of a DC voltage to a liquid crystal and eliminating the occurrence of latch-up even when power source is turned on or off.

CONSTITUTION: This valve is constituted of a scan signal line connected to a gate electrode of a MOS transistor 1a arranged in matrix in a pixel circuit 1, an image signal line connected to the drain electrode of the MOS transistor, a vertical scanning circuit 4 controlling the scan signal line, a horizontal scanning circuit 3 and a sample circuit 2 controlling the image signal line, a power source control circuit 40 detecting a state of the power source and a video amplifier circuit 20 controlling a video signal. The power source control circuit 40 detects a power source transient state, and it turns on all transistors in the pixel circuit 1 and the sample circuit 2 at the time, and the voltage equal to the common electrode is supplied to the inputs of

respective transistors.

COPYRIGHT: (C)1996,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-62577

(43)公開日 平成8年(1996)3月8日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

G02F 1/133

550

審査請求 未請求 請求項の数9 OL (全 7 頁)

(21)出願番号

特願平6-198178

(22)出顧日

平成6年(1994)8月23日

(71) 出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 佐藤 秀夫

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72) 発明者 永田 徹也

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72) 発明者 星野 稔

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(74)代理人 弁理士 小川 勝男


最終頁に続く

液晶ライトパルプおよびそれを用いた投射型ディスプレイ (54) 【発明の名称】

(57) 【要約】

【目的】電源の投入または切断時においても液晶に直流 電圧の印加をなくすこととラッチアップの発生をなくす ことで、髙品質で信頼性の髙い投射型ディスプレイ用液 晶ライトバルブを提供する。

【構成】マトリクス状に配置している画素回路1のM〇 Sトランジスタ1 aのゲート電極に接続する走査信号 線、MOSトランジスタのドレイン電極に接続する画像 信号線,走査信号線を制御する垂直走査回路4,画像信 号線を制御する水平走査回路3とサンプル回路2,電源 の状態を検出する電源制御回路40,映像信号を制御す る映像増幅回路20で構成した。電源制御回路40では 電源過渡状態を検出し、このとき画素回路1とサンプル 回路2の全トランジスタをオン状態し、各トランジスタ の入力には共通電極を等しい電圧を供給するようにし た。



la…MOSトランジスタ 2 …サンプル智路 3 …水平走査回路

10 …液昌ライトパルブ 20 --- 荣彦增磐回路 4 … 多亩步春河路

30 …如如回路 40 …管源制物区路 50 …鲁连网路 【特許請求の範囲】

【請求項1】スイッチング素子と保持容量と画素電極で構成する画素回路,前記画素回路を集積回路基板にマトリクス状に配置した集積回路チップ,前記集積回路チップと対向電極の間に液晶を充填した液晶ライトバルブにおいて、

電源の投入又は切断の過渡状態を示す第一の手段,マトリクス状に配置したスイッチング素子を全てオン状態にする第二の手段,スイッチング素子の入力電圧に対向電極の電圧と等しい電圧を供給する第三の手段によって構 10成することを特徴とする液晶ライトバルブ。

【請求項2】請求項1において、前記スイッチング素子にMOSトランジスタを、前記保持容量にMOS容量を用いた液晶ライトバルブ。

【請求項3】請求項1において、前記第一の手段が電源 電圧値から電源の過渡状態を検出している液晶ライトバ ルブ。

【請求項4】請求項1において、前記第一の手段がタイマ回路によって発生する液晶ライトバルブ。

【請求項5】請求項1において、前記第二の手段がスイッチング素子のゲートおよびドレインを制御するシフトレジスタ回路の入力または出力で制御する液晶ライトバルブ。

【請求項6】請求項1において、前記第三の手段がスイッチング素子のドレインに印加する電圧をアナログスイッチで制御する液晶ライトバルブ。

【請求項7】スイッチング素子,保持容量,画素電極で構成する画素回路,前記画素回路を集積回路基板にマトリクス状に配置した集積回路チップ、前記集積回路チップと対向電極の間に液晶を実装した液晶ライトバルブにおいて、前記スイッチング素子に画像信号に応じた信号を供給する水平走査回路と前記スイッチング素子にスイッチングのタイミングを供給する垂直走査回路を前記集積回路チップ上に構成したことを特徴とする液晶ライトバルブ。

【請求項8】請求項7において、該集積回路チップを高耐圧と低耐圧の2種類のCMOSトランジスタで構成したことを特徴とする液晶ライトバルブ。

【請求項9】請求項1, 2, 3, 4, 5, 6, 7または8に液晶ライトバルブを用いた投射型ディスプレイ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電圧の振幅値で光の強さを制御する液晶ディスプレイに係り、特に、投射型ディスプレイに好適な液晶ライトバルブおよびそれを用いた投射型ディスプレイに関する。

[0002]

【従来の技術】マトリクス状に配置されたスイッチング 素子で液晶に印加する電圧を制御して画像を表示するア 50 クティブ・マトリクス方式の液晶ディスプレイでは、電源を投入または切断するときでも液晶に印加される直流電圧成分がゼロであることと、スイッチング素子を構成している液晶表示部とそれを駆動する駆動回路ともにラッチアップなどで破壊しないようにすることが重要な課題である。この課題に対応するため、SID 93 DIGEST PP 684-688 (エスアイデー 93 ダイジェストページ684-688) では電源投入および切断時の電源電圧波形、電源と各制御信号の電源投入および切断のタイミングを規定する方法が記載されている。

【0003】アクティブ・マトリクス方式の液晶ディス プレイにおいて、液晶は各スイッチング素子に接続した 画素電極と、画素電極に対向した共通電極の間に充填さ れている。画素電極にはスイッチング素子を通して交流 電圧が、共通電極には一定電圧が印加される。共通電極 の電圧は、電源電圧の安定状態で液晶に印加される直流 電圧成分がゼロになるように設定する。 しかし、電源の 投入または切断の過渡状態では、画素電極の直流電圧成 分は、スイッチング素子部の寄生容量や駆動回路の特性 で、電源電圧に比例しない。このため、画素電極と共通 電極の電圧に差が生じ、液晶に直流電圧が印加される。 【0004】一方、ラッチアップは半導体集積回路の寄 生サイリスタがオン状態になり、異常電流が流れる現象 である。この異常電流は、回路の誤動作または素子破壊 の原因となる。このラッチアップはCMOS構成の集積 回路で特に発生し易く、内部のノイズ電圧がトリガにな

【0005】アクティブ・マトリクス方式の液晶ディスプレイでは、スイッチング素子の周辺に配置した走査回路はCMOSの集積回路で実現している。このスイッチング素子と走査回路の規模は表示する画素数に応じて増加するので、画素数の増加とともに内部のノイズ電圧が増加し、ラッチアップが発生し易くなる。

[0006]

【発明が解決しようとする課題】上述したように、高画質で高信頼性の液晶ディスプレイを実現するには、電源投入又は切断時でも液晶に直流電圧が印加されないようにすることと、液晶ディスプレイを構成する半導体集積回路がラッチアップしないようにすることが重要な課題 である。

【0007】本発明の目的は、高画質で信頼性の高い液晶ディスプレイを提供することにある。

[0008]

【課題を解決するための手段】上記目的は、電源の投入 又は切断の過渡状態を検出する第一の手段、この第一の 手段の信号でマトリクス状に配置したスイッチング素子 を全てオン状態にする第二の手段、さらに第一の手段の 信号で各スイッチング素子の入力電圧に共通電極の電圧 と等しい電圧を供給する第三の手段によって達成され る。 3

[0009]

【作用】第一から第三の手段は、電源の投入または切断 の過渡状態の時に、画素電極を共通電極と等しい電圧に するので、電源電圧が過渡状態でも液晶に印加する電圧 の直流成分をゼロにできる。

【0010】また、第二の手段は、電源過渡状態時にスイッチング素子を全てオン状態の一定にできるので、ノイズ電圧を低減してラッチアップの発生を押さえることができる。

[0011]

【実施例】図1は投射型液晶ディスプレイに用いる液晶 ライトバルブとその駆動回路を示したものである。本回路では、液晶ライトバルブ10を映像増幅回路20,制御回路30,電源制御回路40,電源回路50で駆動する。

【0012】ここで、液晶ライトバルブ10は、画素回路1,サンプル回路2,水平走査回路3,垂直走査回路4によって構成される。

【0013】画素回路1は、垂直走査回路4からの走査信号線PV1~PVNと、これに直交するサンプル回路2からの画像信号線Vd1~VdMとの交差部に設けたMOSトランジスタ1a、保持容量1b、液晶1cから成っている。1組のMOSトランジスタ1a、保持容量1b、液晶1cは一つの画素を形成し、全体として水平方向にM個、垂直方向にN個、画素をマトリクス状に配列している。この画素配列数のM×Nは一例として640×480である。

【0014】このMOSトランジスタ1aのゲート電極には走査信号PV1~PVNが、ドレイン電極には画像信号Vd1~VdMが、またソース電極には保持容量1bの一方の電極及び液晶1cの一方の電極が接続される。さらに、保持容量1bの他方の電極は基板電位電圧VSSに接続される。液晶容量1cは画素回路1を形成した基板とこれと対向して設けられる対向基板との間に液晶を充填して形成される液晶素子の等価容量である。

【0015】水平走査回路3は、クロック信号CLK,スタート信号STA,電源過渡信号PTを入力してM相の多相信号PH1~PHMをする。サンプル回路2はMOSスイッチで構成し、MOSスイッチのゲート電極は前記出力信号PH1からPHMと、MOSスイッチのドレイン電極は映像信号VIに接続して、MOSスイッチのソース電極に画像信号Vd1からVdMを出力する。垂直走査回路4は、クロック信号CKV,スタート信号FST,電源過渡信号PTを入力してN相の多相信号PV1~PVNを出力している。

【0016】以上のように構成した本発明の液晶ライト バルブのの動作を、図2に示すタイミングチャートを用 いて説明する。垂直走査回路4のスタート信号FSTは フレームの先頭を示す信号であり、クロック信号CKV は走査線の切り替えタイミングを示す信号である。垂直 50

走査回路4は、クロック信号CKVの立ち上がりのタイミングでスタート信号FSTを取り込み、多相信号PV1~PVNを出力する。映像信号VIは、対向電極の電圧COMを基準に変化する信号であり、その極性はフレーム毎に反転している。

【0017】水平走査回路3のスタート信号STAは走査線の先頭を示す信号である。水平走査回路3は、垂直走査回路4と同様にクロック信号CLKの立ち上がりのタイミングでスタート信号STAを取り込み、多相信号PH1~PHMを出力する。サンプル回路2は、映像信号VIを多相信号PH1~PHMのタイミングで順にサンプリングし、画像信号Vd1~VdMは、マトリクス状に配置された画素回路1に列毎に入力される。このとき、走査信号Vg1~VgNで選択された画素回路1のMOSトランジスタだけがオン状態なので選択された行の画素回路の保持容量1bに画像信号Vd1~VdMが書き込まれ、ホールドされる。保持容量1bにホールドした電圧は液晶に印加されるので、本実施例の液晶ライトバルブは、映像信号VIに応じた映像を表示できる。

【0018】つぎに、液晶ライトバルブ10の駆動回路について説明する。電源制御回路40は、電源の投入及び切断状態を示す電源過渡信号PTを発生し、水平走査回路3,垂直走査回路4,映像増幅回路20に出力する。制御回路30は、水平走査回路3を駆動するクロック信号CLKとスタート信号STAと共に、垂直走査回路4を駆動するクロック信号CLVとスタート信号FSTを出力する。電源回路50は、正負の電源VDD,VSSと共通電極電圧COMを発生し、正負の電源VDD,VSSは液晶ライトバルブ10に出力し、前共通電極電圧COMは液晶パネル10と増幅回路20に出力する。

【0019】電源過渡信号PTが電源の投入および切断を示す時、水平走査回路3と垂直走査回路4は全ての多相信号出力を"H"状態にして、画素回路1とサンプル回路2の全てのMOSトランジスタをオン状態にする。このとき、映像増幅回路20は、映像信号VIに共通電極の電圧COMを出力するので、各画素回路1の出力は共通電極電圧COMと等しい電圧になる。この結果、液40 晶に印加される直流電圧はゼロとなる。

【0020】この時、画素回路1のMOSトランジスタ 1aとサンプル回路2のMOSスイッチは全てオン状態 の一定にできるので、ノイズ電圧を低減してラッチアッ プの発生を押さえることができる。

【0021】つぎに、液晶ライトバルブを構成する走査 回路の構成とその動作について説明する。図3は、液晶 ライトバルブの水平,垂直走査回路の構成を示すもので ある。本回路は、Dタイプのフリップ・フロップFF, ORゲートOR,インバータINV,レベル変換回路L Sから構成されている。これらの回路は、水平走査回路

3がM段、垂直走査回路4がN段の場合であり、FFを 直列に接続にすることでシフトレジスタを構成してい

【0022】ORゲートORは、各フリップ・フロップ FFの出力と電源過渡信号PTを入力して、出力をレベ ル変換回路LSに接続する。このORゲートの出力は、 電源過渡信号PTが"L" (GND) のときフリップ・ フロップFFの出力と等しく、電源過渡信号PTが "H" (VDD) のときフリップ・フロップFFの出力 にかかわらず "H" となる。

【0023】レベル変換回路LSは、ソースをVDDに 接続した2個のPMOSトランジスタ (MP1, MP 2) とソースをVSSに接続した2個のNMOSトラン ジスタ (MN1, MN2) で構成し、ORゲートORの 出力はMP1のゲートに接続するとともに、インバータ INVで逆相にしてMP2のゲートに接続している。M N1, MN2のゲートは互いに接続するとともに、MN 1とMP1のドレインにも接続する。

【0024】さらに、MN2とMP2のドレインを互い に接続し、この点を走査回路の出力PH(PV)として 20 いる。この構成によって、ORゲートORの出力が "H" (VDD)のとき、MP1とMN2がオフ、MP2 がオンとなり、出力PH(PV)はVDDとなる。一方、 ORゲートORの出力が"L"(GND)のとき、MP1 とMN2はオン、MP2はオフとなり、ORゲートOR の出力PH(PV)はVSSとなる。以上の結果、レベ ル変換回路は0-VDDの信号をVSS-VDDの信号に 変換できる。

【0025】以上の様に、走査回路を図3の構成にする ことによって、電源過渡信号PTで水平,垂直走査回路 30 の出力を強制的に"H"(VDD)にして、サンプル回*

 $VDD-VSS < Vz + R1/(R1 + R2) \times VDD$

このように、電源電圧VDD-VSSはツェナーダイオ ードZDの電圧Vz,と抵抗R1,R2の値を選ぶこと で検出できる。これらの値は定常時の電源電圧(VDD -VSS) に対して∆Vだけ低い値に設定して、電源の 過渡状態を検出する。

【0030】図6は、図5に示す電源制御回路40の電 源投入と切断時の動作を示すタイミング図である。電源 制御回路の出力 P T は、定常時の電源電圧 (V D D - V SS)に対して ΔV だけ低いときに "H"、その他のと きに"L"になる。この結果、電源制御回路PTは、電 源投入時と電源切断時の電源が過渡状態のときに"H" の信号を出力する。

【0031】図7に映像増幅回路の一実施例を示す。本 回路はビデオアンプ21,アナログスイッチ22で構成 している。アナログスイッチ22は電源過渡信号PT で、ビデオアンプ21の出力と共通電極電圧COMを切 り替える。ここで、映像信号VIは、電源過渡信号PT が"H"のとき共通電極電圧COMとなり、電源過渡信 50

*路2と画素回路1を構成する全てのトランジスタをオン 状態にすることができる。

【0026】ここで、レベル変換回路LSは、VDD (+5V)とVSS(-15V)の電源で動作する高耐 圧CMOSトランジスタで構成され、FF、ORとIN Vは、0-VDD (+5V) の電源で動作する低耐圧C MOSトランジスタで構成されている。

【0027】図4に液晶ライトバルブの水平、垂直走査

回路の他の実施例を示す。図3と異なるのは、電源過渡 信号PTとスタート信号SAT(FST)を入力としたO 10 RゲートORの出力をフリップ・フロップFF1のD入 カと接続し、フリップ・フロップFFの出力は直接レベ ル変換回路LSに接続している点である。図4において ORゲートORの出力は、電源過渡信号PTが"L" (GND) のときスタート信号SAT(FST)と等し く、電源過渡信号PTが"H" (VDD) のときフリッ プ・フロップFFの出力にかかわらず "H"となる。こ のため、電源過渡信号PTが"H"のとき、フリップ・ フロップFFには "H" の信号が転送され、1フレーム 期間後にはFFの出力は全て、"H"の状態となる。こ の結果、走査回路の出力は、図3の実施例と同様に電源 過渡信号PTが"H"のとき"H"となり、図3と同様

【0028】図5は電源制御回路40の一実施例であ る。本回路は抵抗R1~R3、ツェナーダイオードZD とコンパレータCMPで構成される。本回路で、コンパ レータCMPの出力PTが"H"になる条件は、ツェナ ーダイオードZDの電圧をVzとすると次式で示され る。

[0029]

の効果が得られる。

【数1】

…(数1)

号PTが "L" のときビデオアンプ21の出力となるよ うに構成している。

【0032】図8に、電源制御回路の他の実施例を示 す。本実施例ではマイクロコンピュータまたはランダム ロジックのタイマで電源の投入および切断の制御信号と 電源過渡信号PTを発生している。これらの信号を図9

【0033】次に、本発明の液晶ライトバルブの実装に 40 ついて説明する。図10と図11はセラミック基板上に 実装した液晶ライトバルブの平面構造と断面構造の一例 を示している。

【0034】前述の単結晶シリコン基板の表面に画素回 路、水平走査回路、垂直走査回路などを形成した第一の 基板100とこれを対向して設けた第二の基板300と の間には液晶200を挟持する。液晶200はその周辺 部に設けたシール材510によってシールされ、下界の 温度などから保護される。

【0035】第一の基板の周辺部に設けた信号端子は、

ワイヤボンデングでセラミック基板上に形成した配線パターンと接続される。また、第二の基板300の表面に設けた対向電極302とセラミック基板上の配線パターンとの接続には導電性ペースト530を用いている。

【0036】第一の基板上のワイヤボンデング位置は、図10に示すように同基板の上辺部と右辺部とし、第二の基板表面の対向電極とのコンタクト位置は右辺部としている。ワイヤボンデング位置を2辺以下にすることで各基板とワイヤボンデング部の距離を小さくできる。

【0037】フレキシブルプリント基板550は半田540によってセラミック基板500の配線パターンと接続され、液晶ライトバルブの制御信号を供給する。

【0038】図12は本発明の液晶ライトバルブを適用した投射型ディスプレイの構成を示す。本投射型ディスプレイは、光源700,第一のレンズ710,ミラー720,第二のレンズ730,液晶ライトバルブ740,投射レンズ750,スクリーン760で構成される。光源700からの光は第一のレンズ710でミラー720の位置に集光される。この光は第一のレンズ730で平行光とされ、液晶ライトバルブ740に照射される。液晶ライトバルブでは照射された光の反射状態を各液晶画素に印加する電圧によって制御し、液晶ライトバルブからの反射光を第一のレンズ730と投射レンズ750を介して、スクリーン760に拡大投影して画像を形成する。

【0039】また、光源からの光束を光の三原色の三つの光束に分解し、それぞれの光束に対して液晶ライトバルブを設け、三つの液晶ライトバルブからの反射光を再び合成、拡大投射することによりカラー表示の投射型ディスプレイを得ることができる。光の三原色への分解、三つの液晶ライトバルブからの反射光の合成は、例えば、ダイクロイックミラーを用いて同時に行うことができる。

【0040】以上、単結晶シリコン基板を用いた液晶ライトバルブ、及びこれを用いた投射型ディスプレイについて説明したが、本発明は単結晶シリコン基板のかわりに絶縁基板上に半導体層を形成した基板や化合物半導体

基板を用いても可能である。

[0041]

【発明の効果】本発明によれば、電源投入と切断の過渡 状態のとき、マトリクス状に配置している各画素電極の 電圧を共通電極の電圧と等しくすることをできるので、 液晶に印加される直流電圧をゼロにできる。また、この とき画素回路およびサンプル回路のトランジスタはオン 状態を保っているので電圧ノイズの発生が少なくラッチ アップが起こりにくい。

0 【図面の簡単な説明】

【図1】本発明の液晶ライトバルブの回路図。

【図2】本発明の液晶ライトバルブの動作を示すタイミングチャート。

【図3】本発明の液晶ライトバルブを構成する一実施例 を示す走査回路図。

【図4】本発明の液晶ライトバルブを構成する他の実施 例を示す走査回路図。

【図5】本発明の液晶ライトバルブに用いる一実施例を 示す電源制御回路図。

② 【図6】本発明の液晶ライトバルブに用いる電源制御回路の動作の説明図。

【図7】本発明の液晶ライトバルブに用いる一実施例を示す映像増幅回路図。

【図8】本発明の液晶ライトバルブに用いる他の実施例 を示す電源制御回路図。

【図9】本発明の液晶ライトバルブに用いる電源制御回 路の他の実施例の動作の説明図。

【図10】本発明の液晶ライトバルブの平面図。

【図11】本発明の液晶ライトバルブの断面図。

【図12】本発明の液晶ライトバルブを適用した投射型 ディスプレイの構成を示す説明図。

- 【符号の説明】

1…画素回路、1 a …MOSトランジスタ、1 b …保持容量、1 c…液晶、2 …サンプル回路、3 …水平走査回路、4 …垂直走査回路、1 0…液晶ライトバルブ、2 0 …映像増幅回路、3 0 …制御回路、4 0 …電源制御回路、5 0 …電源回路。

[図5] [図7] [図9]


DD 5


DD 5


DD 7

D

30







フロントページの続き

(72)発明者 山本 恒典

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

(72)発明者 廣田 昇一

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内